

Considérese una jerarquía de memoria consistente en una memoria principal (Mp) de 4 KB y una memoria cache (Mc) de 256 B, siendo el tamaño de bloque de 16 B y las palabras de 4 B.

- a) Asumiendo correspondencia directa ($S=1$) para la Mc, realícese la descomposición de la dirección a efectos de direccionamiento de la Mc, identificando bits de direccionamiento de byte, palabra, conjunto (set) y etiqueta (tag).
- b) Escribese una secuencia de 10 direcciones de palabra (anotando los bits de direccionamiento de byte como ceros) con destino el conjunto 10 (empezando a contar desde el conjunto 0, 1, 2, etc.), produciendo una tasa de fallos (m) del 30% y sin repetir ninguna dirección. Anótese cada tipo de fallo (obligatorio, capacidad o conflicto).
- c) Realícese lo mismo que el apartado anterior pero forzando $m=100\%$.
- d) Asumiendo correspondencia asociativa por conjuntos de 2 vías ($S=2$) para la Mc, realícese la nueva descomposición de la dirección.
- e) Empleando la secuencia de direcciones del apartado b, obténgase m para la Mc con $S=2$, anotando por cada dirección el tipo de fallo (si es el caso), conjunto, etiqueta y vía. En caso de reemplazo de bloque, reemplácese el bloque que hace más tiempo que se albergó en la Mc (política de reemplazo FIFO).
- f) Escribese una secuencia de 4 direcciones de palabra, repetidas en un bucle, que generen una $m=100\%$ en la Mc con $S=2$, anotando por cada dirección el tipo de fallo, conjunto, etiqueta y vía. Al mismo tiempo, para una Mc con el doble de capacidad (512 B) y $S=2$, la misma secuencia de direcciones deberá obtener una tasa de aciertos (h) del 100% (dejando al margen los fallos obligatorios). En caso de reemplazo de bloque, considérese la política de reemplazo FIFO.
- g) Calcúlese el *speedup* como consecuencia de ejecutar las secuencias de direcciones de los apartados b y c. Para ello, tómese en consideración un coste de acceso a la Mc y a la Mp de 1 y 3 ciclos, respectivamente.